IT・ソフトウェア

半導体ができるまで（前工程と後工程）

半導体ができるまで（真ん中の 3 つは、層の数だけ繰り返す）

シリコンのインゴットからウェハ、洗浄・成膜、フォトリソグラフィ（塗布・プリベーク・露光・現像）、エッチングとイオン注入、配線、ウェハテストまでの前工程と、ダイシング・ボンディング、封止・最終テストの後工程を順に並べた構成図。成膜からエッチングまでの 3 工程を層の数だけ繰り返すことを書き入れた図

この図は、下の 1 枚の YAML から描かれています。手で図形を動かしてはいません。

正本に書いてある決まりごと

1 本の線に見えるが、真ん中の 3 つは層の数だけ繰り返す。

単結晶のインゴットを薄く切って鏡面に磨いたものがウェハ。そこへ成膜 → フォトリソグラフィ → エッチングを重ねて、イオン注入で不純物を入れ、金属を埋め込んで配線する（アルミの時代はスパッタで膜を付けて削ったが、銅配線は溝を掘ってめっきで埋め、研磨で平らにする —— ダマシン法）。この 3 つは 1 回で終わらない —— 配線が何層もあるので、層の数だけ回る（図の破線が、その戻り）。

レジストを塗り（コート）、加熱して固め（プリベーク）、光を当て（露光）、現像液で余分を落とし、もう一度焼く。レジストが感光しないように、黄色い照明のクリーンルームで行う。

光源と波長 —— g 線 436nm ／ i 線 365nm ／ KrF 248nm ／ ArF 193nm ／ EUV 13.5nm。最小線幅は F ＝ k・λ ／ NA、焦点深度は DF ＝ 0.6・λ ／ NA²。波長を短くすると細く描けるが、同時に焦点深度が浅くなる ——分母が NA の 2 乗なので、開口数を上げたときの効き方が線幅と違う。

ウェハテストで良品を見分けてから、ダイシングでチップの形に切り離し、パッケージ基板に載せて端子をつなぎ（ボンディング）、衝撃と水分から守るために封止して、最終テストへ。

プロセスルールは 2008 年の先端が 45nm、2020 年時点で 5nm に達している。

ウェハからいくつ取れるかは見本 207、階層の積み上げは見本 215、基板は見本 237。